PCIe® 5.0 프로토콜 검증 방법

+ UXA 신호 분석기

에뮬레이션을 사용한 PCIe® 설계 프로토콜 계층 검증

프로토콜 검증은 물리, 데이터 링크 및 트랜잭션 계층에서 이루어집니다. 필수 프로토콜 컴플라이언스 테스트와 더불어 PCI-SIG®는 PCIe 설계를 정확하게 특성화하기 위해 100건 이상의 추가 테스트를 권장합니다. 가장 어려운 PCIe 문제 중 몇 가지는 시퀀스 호출 중에 발생하는데, 이때 링크 파트너가 가장 높은 상호 지원 속도와 협상하지 않거나, 비트 오류율이 높거나, 성능 저하 모드에서 작동하게 됩니다. 따라서 링크 파트너들 간에 데이터 패킷이 안정적으로 전송될 수 있도록 보장하기 위해 프로토콜 테스트 도중 LTSSM(link training and status state machine)이 필수적입니다.

PCIe 프로토콜 테스트 설정에는 프로토콜 분석기와 실행기가 필요합니다. 프로토콜 실행기에는 PCIe 루트 콤플렉스와 엔드포인트 디바이스가 모두 필요합니다. 프로토콜 분석기는 트랜잭션 계층을 통해 물리 계층에서 콤플렉스 데이터를 수집하고 기록, 디코딩 및 분석합니다. 개발자는 두 장비를 결합하여 강력한 테스트 사례를 생성하고 PCIe 디바이스에서 감지된 오류를 빠르게 디버깅할 수 있습니다.

PCIe 5.0 프로토콜 테스트 솔루션

PCIe 프로토콜 검증을 위해서는 PCIe 디바이스가 링크 파트너와 성공적으로 통신할 수 있는지 여부를 판별하기 위한 다양한 테스트가 필요합니다. 키사이트 PCIe 프로토콜 테스트 솔루션은 신호 무결성을 높이고 루트 콤플렉스 및 엔드포인트 에뮬레이션과 함께 다양한 기능을 제공하는 완벽한 PCIe 5.0 테스트 경로를 제공합니다. 이 솔루션은 레인 폭 및 링크 속도와 같은 PCIe 링크 특성을 구성할 수 있는 통합 소프트웨어 인터페이스를 제공합니다. 2.5 GT/s, 5.0 GT/s, 8 GT/s, 16 GT/s, 32 GT/s 등 모든 PCIe 속도가 지원됩니다.

견적 받기